# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-216012

(43)Date of publication of application: 25.09.1986

(51)Int.CI.

G06F 1/00

G06F 15/30

(21)Application number: 60-037970

(71)Applicant:

**FUJITSU LTD** 

(22)Date of filing:

27.02.1985


(72)Inventor:

TAKADA YUJI

#### (54) PROCESSING SYSTEM FOR HIT OF POWER SUPPLY

# (57) Abstract:

clear by saving information on the hit of power supply to a storage means which is stored and protected at the hit of power supply, and outputting the information on the hit of power break before operation restarts at power recovery. CONSTITUTION: If the hit of power supply is generated a hit detection part 10 informs a main control part 15 of that and the power source holds its voltage for a specific time. The control part 15 starts a saving program 16a to save the contents of control registers, etc., and information on the hit of power supply in storage areas 17a and 17c, respectively. A power-on diagnostic program 16b operates after the power source recovers to holds processing in readiness with initial setting when a flag is off, or read the saved contents of the control registers, etc., out of the stack area 17a and store them in an instantaneous power break information area 17c when the flag is on. Then, the saved information on the hit of power supply and contents of registers, etc., are read out of the area 17c and outputted on a display part 8 and a printer 12. Thus the data are outputted, then stored and recovered in respective registers of a microprocessor from the area 17a, and the processing is started.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本.国特許庁(JP)

① 特許出願公開

# 四公開特許公報(A)

昭61-216012

@Int\_Cl\_4

識別記号

庁内整理番号

母公開 昭和61年(1986)9月25日

G 06 F 1/00 15/30 103

G-7157-5B 8219-5B

審查請求 有 発明

発明の数 1 (全 5頁)

図発明の名称

電源瞬断処理方式

②特 願 昭60-37970

❷出 願 昭60(1985)2月27日

四発 明 者

高田

祐 司

川崎市中原区上小田中1015番地川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 顋 人 富士通株式会社

の代 理 人

弁理士 松岡 宏四郎

明 福 🖀

#### 1. 発明の名称

電源瞬断処理方式

# 2. 特許請求の範囲

記憶保護された記憶手段と、電源瞬断を検出し 継続処理に必要な処理情報を上記記憶手段に退避 し電液復旧時処理中断時より再開せしめる電源瞬 断処理方式であって、電源瞬断情報を上記記憶手 段に退避する手段と、電源復旧時上記電機断情 報を出力する手段とを備え、上記瞬断情報を出力 した後退避した処理情報を復旧して中断した処理 を再開することを特徴とする電源瞬断処理方式。

### 3. 発明の詳細な説明

(産業上の利用分野)

本発明は銀行端末装置等取引装置における電源 瞬断処理方式の改良に関する。

. . .

近年、取引装置が普及しているが、稼働中に電源瞬断等が発生すると、記憶装置に格納している当日の取引勘定が喪失する恐れがあり、そのため、 該記憶装置はバッテリ等で記憶保護対策が施され ている。

さらに取引操作中に電源瞬断が発生したとき、 動作の中断によって取引エラーを発生させないよう上記中断時から継続して動作が再開しうるよう に瞬断対策が謙むられている。

しかし電源瞬断の復旧は自動的に行われるものであり、生記対策によりオペレータは取引が統行できるため、電源瞬断の原因の解明に困難を来していた。\*\*\*\*

そのため原因解明のための電源瞬断情報を出力 しうる電源瞬断処理方式が望まれている。

(従来の技術)

従来の技術をオンライン・テラーズ・マシーン (OTM) を例として説明する。

OTMは金融機関等における取引を自動化する ためのテラー用端末装置であって、中央装置と接 続され、取引完了時中央装置の顧客ファイルを更 新するとともに当日の取引勘定(以下カウンタと 称する)が格納され、それに基づいて積査が行わ れるものである。

# 特開昭61-216012(2)

従って電源瞬断等によって取引中の取引情報、 カウンタが喪失することは避けなければならない ことであり、前述の対策が施されている。

以下OTMの電源瞬断対策の従来例を説明する。 第2図(a)はOTMの概略プロック図、また第2 図(b)は電源瞬断時および再開時における動作のフローチャートである。

第2図(a)において、1はマイクロプロセッサ等で構成される主制御部、2は管理プログラム記憶部であって、各カウンタ処理プログラム等を管理するプログラムの他、退避プログラム2a, 電源投入診断プログラム2bを格納するもの、3はカウンタ処理プログラム3a等を格納する処理プログラム記憶部であり、上記記憶部2.3は不揮発性の読出し専用の記憶素子(ROM)で構成されている。

4 は取引勘定等のカウンタ 4 a を格納するカウンタ記憶部、 5 は作業用記憶部であって作業領域の他、スタック領域 5 a . フラグ格納領域 5 b が含まれる。以上の記憶部 4 . 5 は読出し/書込み

(1) 各カウンタ処理プログラムでは、その先頭で 該プログラム走行中を衷すフラグをオンとし、処 理終了後オフとする。

(2) 各部に電力を供給する電源11の電圧が規定値以下に低下したとき、瞬断検出部10は主制御部1に割込み信号を送出する。

(3) 電源11では瞬断が発生しても大容量コンデンサ等で10mS程度規定電圧値を保持しており、主制御部1では上記割込み信号により退避プログラム2aを動作せしめ、マイクロプロセッサ等の制御用レジスタ類(プログラムカウンタ・スタック領域5aに退避せしめる。

以上により電源瞬断時、カウンタ処理プログラ · ムが走行中(フラグオン)であることおよび中断時の処理情報が保存される。

(4) 電源復旧時、主制御部1は電源投入診断プログラム2 b を起動し、電源投入診断プログラム2 b は上記フラグを参照し、フラグオフであればオペレータによる電源投入と判断し、所定の初期設

可能な記憶素子(RAM)で構成され且つパッテリ 6により記憶保護されている。

また10は瞬断検出部、11は電源であり、その他中央装置と通信を行う通信制御部7、表示部8、キー入力部9、伝票等を出力するプリンタ12、入出金する際に通帳に記録されている取引情報を読取る通帳リーダ13、オペレータカードまたは役席者カードを読取るカードリーダ14等より構成されている。

上記構成のOTMにより、テラーは現金、小切手等による預入払出取引を行うが、取引ごとに中央装置と通信を行い、中央装置の顧客ファイルを 更新するとともに、該OTMではカウンタ4aを 更新してテラーの取り扱う現金および小切手を管理している。

そのため取引情報を格納するカウンタ記憶部4. 作業用記憶部5の内容はパッテリ6により保護されている。

以下電源瞬断時の動作を第2図(0)に示すフローチャートを用いて説明する。

定を行って処理待ちとする。

(5) フラグオンの場合は電源瞬断による処理中断 と判断し、退避した上記レジスタ類の内容を所定 のレジスタに格納し、中断プログラムを走行せし める。

以上により電源瞬断が発生しても自動的に復旧 するため、オペレータは継続して取引処理を続行 することができる。

(発明が解決しようとする問題点)

電源瞬断は装置内外の種々の原因により発生するが、瞬間的で且つ再現不能の場合が多い。 従って上記OTMのように自動復旧して継続使用できる装置においては電源瞬断が装置の不調の原因かどうかの判断、さらには電源瞬断の解析が不能となる問題点を有していた。

(問題点を解決するための手段)

上記従来の問題点は、電源瞬断情報を上記記憶 手段に退避する手段と、電源復旧時上記電源瞬断 情報を出力する手段とを備え、上記瞬断情報を出 力した後退避した処理情報を復旧して中断した処

# 特開昭61-216012(3)

理を再開する本発明の電源瞬断処理方式により解決することができる。

# (作用)

上記本発明によれば、電源瞬断割込み信号により退避レジスタの内容の他、電源瞬断による中断情報、その他各部の検出情報等の電源瞬断情報を記憶保護された格納領域に退避格納する。

電源復旧時電源瞬断による再開 (フラグオン) であれば、まず上記退避した電源瞬断情報をディスプレイ等に表示してオペレータに喚起するとと もに付属のプリンタに出力する。

続いて退避レジスタの内容を復旧して動作を再 開せしめる。

以上により電源瞬断原因の解明に受する電源瞬断情報を提供することができる。

### (実施例)

本発明の実施例を図を用いて説明する。

第1図(a)は実施例を示すOTMのプロック図、 第1図(b)は動作フローチャートである。

第1図(a)において、16は本発明の電源瞬断処

電源瞬断情報とともに表示部 8 に表示し続いてプリンタ 1 2 に該情報を出力する。

以上の各プログラムにより、電源瞬断処理は以 下のごとく行われる。 (第1図向参照)

(1) 電源瞬断が発生すると、瞬断検出部10は主 制御部15に通知するとともに、電源11は規定 時間電圧を保持する。

(2) 主制御部15は退避プログラム16 aを起動し、制御用レジスタ類の内容および電源瞬断情報をそれぞれの格納領域17 a、17 cに退避せし

(3) 電源後旧後、電源投入診断プログラム 1.6 b が動作し、フラグオフのときは初期設定で処理待ちとし、フラグオンのときは以下の動作を行う。
(4) - 1 スタック領域17 a より退避した制御用レジスタ類の内容を読取り、電源瞬断情報領域17 c に格納する。

(4)-2 電源瞬断情報領域17cより退避した電源瞬断情報および制御用レジスタ類の内容を読取り、表示部8およびブリンタ12に出力する。

理を実行する退避プログラム 1 6 a . 電源投入診断プログラム 1 6 b 等を格納する管理プログラム 記憶部、 1 7 はマイクロプロセッサの制御用レジスタ類を退避するスタック領域 1 7 a . フラグを格納するフラグ領域 1 7 a . フラグを格納する可域を有する作業用記憶部であり、バッテリー 6 で記憶保護されている。その他第 2 図と同一記号は同一対象物を表す。

退避プログラム 1 6 a はマイクロプロセッサの 制御用レジスタ類の内容をスタックポインタの指示するスタック領域 1 7 以に格納するとともに、 電源瞬断情報を電源瞬断情報領域 1 7 c に格納する

電源投入診断プログラム16bは電源オンで起動され、各部の機能診断につづいて、電源瞬断時処理中で有ったかどうか、フラグ領域17bを検索し、フラグオフのときはオペレータによる電源投入と判断し、フラグオンのときは退避したる電源投入と判断し、フラグオンのときは退避した。 割御用レジスタ類の内容をスタック領域17aより流取り電源瞬断情報領域17cに格納し、前記

(4) - 3 上記出力完了後、スタック領域 1 7 a によりマイクロプロセッサの各レジスタに格納復旧して処理をスタートせしめる。

以上により、電源瞬断復旧時に必ず電源瞬断情報が出力されるため、障害の解明に寄与することができる。

### (発明の効果)

以上説明したように、本発明によれば電源瞬断時に電源瞬断情報を記憶保護された記憶手段に退避せしめ、復旧時の動作再開前に上記電源瞬断情報を出力せしめるため、電源瞬断等の原因解明の資料を提供することができる。

# 4. 図面の簡単な説明

第1図(a)は実施例を示すOTMのプロック図、 第1図(b)は動作フローチャート、

第2図(a)は従来のOTMの概略プロック図、

第2図(b)は電源瞬断時および再開時における動作のフローチャート、

である。図中、

1, 15はマイクロプロセッサ等で構成される

#### 主制御部、

- 2. 16は管理プログラム記憶部、
- 2 a, 16 a は退避プログラム、
- 2 b, 16 b は電源投入診断プログラム、
- 3 は処理プログラム記憶部、
- 3aはカウンタ処理プログラム、4はカウンタ

#### 紀性部、 4 a はカウンタ、


- 5.17は作業用記憶部、
- 5 a. 1 7 a はスタック領域、
- 5 b. 17 b はフラグ領域、
- 6 はバッテリ、
- 7 は通信制御部、
- 8 は表示部、
- 9はキー入力部、
- 10は瞬断検出部、
- 11は電源、
- 12はアリンク、

- 13は通帳リーダ、
- 14はカードリーダ、
- 17 cは電源瞬断情報領域、

# である.

代理人 弁理士 松岡宏四郎





年 | 図 (a)

